Avago Technologies于28nm CMOS工艺达成32Gbps的SerDes性能

发布时间:2013-7-23 10:10    发布者:eechina
关键词: 32Gbps , SerDes
最新里程碑再一次延伸Avago于ASIC和ASSP应用SerDes IP的产业领先地位

Avago 为有线、无线和工业应用模拟接口零组件领先供应商宣布其28nm串行/解串器(SerDes)核心已经达到32Gbps的性能,并且可以承受高达40dB的通道损耗,这个最新的SerDes核心不仅仅重新定义了芯片到芯片、连接端口和背板等接口可达到的数据率,并且反映了Avago为数据中心和企业应用提供领先解决方案的持续承诺。
   
Avago公司ASIC/ASSP产品事业部副总裁兼总经理Frank Ostojic表示:“截至目前为止,Avago于高性能ASIC和ASSP应用的嵌入式SerDes通道总出货数量已经超三亿五千万。藉由我们最新的SerDes技术里程碑,Avago持续超前提供可以带来满足产业对更高带宽持续需求产品开发所需的知识产权。”
   
The Linly Group资深分析师Jag Bolaria指出:“通过32Gbps性能的达成,Avago为该公司的SerDes技术提供了进一步的坚固性证明。为了满足通过更低功耗达成更高数据率的要求,各种标准无不持续进行演进,今日即可达到如此性能代表Avago已经可以满足未来的规格要求。”

Avago的知识产权(IP) SerDes核心由于采用模块化和多重速率架构,可以很容易进行集成应用。目前Avago已成功于单一ASIC上集成超过400个SerDes通道。Avago的28nm SerDes使用独特的判决反馈均衡 (DFE) 技术,因此具备多种关键性能差别,如总能耗低、同级最小数据延迟、同级最佳抖动和防串扰等。
   
Avago一直以来就以提供准时、质量可靠、性能出色的ASIC闻名。凭藉超过30年的设计经验、成熟领先的阶层式设计方法以及涵盖多重标准的知识产权,公司奠定了为有线通信市场提供功能复杂ASIC产品的成功基础。Avago丰富广泛的SerDes产品系列广泛支持如PCI Express、光纤通道、XAUI、CEI、10GBASE-KR、SFI以及IEEE 802.3ba等多种标准,为光学、铜电缆以及背板应用提供设计灵活性。


本文地址:https://www.eechina.com/thread-117591-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 使用MPLAB® Mindi™模拟电路仿真培训教程
  • Microchip Polarfire® SoC 基于Ubuntu的Buildroot环境搭建和入门级使用培训教程
  • 数字电源新一代设计平台PowerSmart™简介培训教程
  • PIC64GX 64位四核MPU
  • 贸泽电子(Mouser)专区

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表